MOSFET雪崩击穿图解 MOSFET避免雪崩失效的方法

　　单脉冲雪崩发生时，持续的时间一般在微秒量级，我们发现由于热容的存在，瞬时热量不足以传递到芯片引线框和封装体，雪崩击穿位置的温度会急剧上升，当超过PN结极限温度（约400℃）时，芯片热击穿损坏。所以单脉冲雪崩的极限温度限制是PN结的热击穿温度，而非器件手册标称的最高工作温度Tjmax（150℃）。图给出了在单脉冲雪崩后器件局部热击穿损坏照片。

　　重复雪崩的失效机理主要有两种，一种是重复雪崩过程中芯片结温超过Tjmax，而带来的器件损坏；另一种表现为重复雪崩老化过程中，由于热载流子效应而带来的器件参数漂移，是一个缓慢退化的过程。

　　Power MOSFET四层结构的横截面如图所示，通过MOSFET横截面结构图可以发现MOSFET体内存在基极寄生电阻、寄生电容、寄生双极****晶体管和内置二极管。

　　MOSFET雪崩击穿的等效电路如图所示，当在MOSFET中的漏极和源极之间施加高于击穿电压的电压时，内置二极管(相当于pn结)进入雪崩击穿并通过雪崩电流。在这种雪崩击穿期间，与 MOSFET内部二极管电流呈反方向流动的电流称为“雪崩电流I****AS”，参见下图(1)中雪崩电流路径。

　　一般情况下，有抗雪崩保证的MOSFET，在其规格书中会规定IAS和EAS的绝对最大额定值，因此可以通过规格书来了解详细的值。在有雪崩电流流动的工作环境中，需要把握I****AS和E****AS的实际值，并在绝对最大额定值范围内使用。

　　引发雪崩击穿的例子包括反激式转换器中的MOSFET关断时的反激电压和寄生电感引起的浪涌电压等。针对反激电压引起的雪崩击穿，对策包括在设计电路时采用降低反激电压的设计或使用具有更高耐压性能的MOSFET。而针对寄生电感引起的雪崩击穿，改用引脚更****短的封装的MOSFET或改善电路板布局以降低寄生电感等都是比较有效的措施。

　　表明反向偏置体二极管两端的电场使得漏极和源极端子之间有大量电流流动。典

　　效应 /

　　能量EAR，同时标注了测量条件，通常有起始温度25C，最高结温150C或者175C，以及电感值、脉冲宽度和脉冲频率，这些测量的条件

　　效应。这项测试重复进行，电流逐渐增加，直到开始的泄漏测试失败，表明器件已被损坏。图1—UIS测试电路方程式E

　　数据表中广泛使用的以来，无钳位电感开关 (UIS) 额定值就已经被证明是一个非常有用的参数。虽然不建议在

　　问题分析 /

　　是什么意思 在材料掺杂浓度较低的PN结中，当PN结反向电压增加时，空间电荷区中的电场随着增强。这样，通过空

　　能量解析 /

　　。当施加高于BVDSS的高电场时，自由电子被加速并带有很大的能量。这会导致碰撞电离，从而产生电子-空穴对。这种电子-空穴对呈

　　强度限值是衡量器件针对于感性负载在开关动作应用中的重要参数。 清楚地理解

　　强度限值 /

　　能力 /

　　特性分析 /

　　【youyeetoo X1 windows 开发板体验】通过PCAN调试CANopen电机

　　【开源作品】基于树莓派4B、ESP32制作的桌面机器人、气象站、立方光！